Este sitio web utiliza cookies propias y de terceros para optimizar su navegación, adaptarse a sus preferencias y realizar labores analíticas. Al continuar navegando acepta nuestra política de cookies.

    1. Introducción
    2. Primeras familias lógicas: C. I. con receptores bipolares
    3. Desarrollo de las tecnologías MOS: familia CMOS
    4. Lógica «interbús»
    5. Lógica de decae tirantez
    6. Lógica de Altas Velocidades
    7. Características a tener en cuenta en una familia lógica
    8. Estudio Especifico de las Familias Lógicas Cmos y TTL
    9. Conclusión
    10. Bibliografías

    Introducción

    El presente trabajo esta hecho con la finalidad de comprender en líneas generales el funcionamiento de las familias lógicas cmos y ttl, para ello es bueno comprender que desde el comienzo, el proceso de miniaturización de la electrónica, iniciado en la década de los 50 con la utilización del receptor, continuó con un segundo salto cualitativo en la década siguiente (años 60) mediante la integración de sub circuitos completos en un mismo substrato de silicio ( chip): sub circuitos correspondientes a módulos digitales tales como puertas booleanas, biestables o bloques combinacionales o secuenciales.

    Los circuitos digitales son sumamente apropiaentrambos para su inserción en circuitos integraentrambos: de un lado, la ausencia de autoinducciones y el poder prescindir, asimismo, de condensadores reduce los elementos a integrar a receptores y resistencias y a las conexiones de estos entre sí; de otro, la propia modularidad de los sistemas digitales precisa de un número reducido de tipos de puertas lógicas, e incluso, basta con un solo tipo de ellas (puertas Nand o Nor).

    Por ello, los circuitos integraentrambos insubedieron muy pronto el campo digital; en unos pocos años resultó anacrónico y antieconómico construir las puertas booleanas (lógicas) con componentes discretos, una vez que se disponía de una gran suberiedad de puertas lógicas y de una amplia serie de funciones de gran complejidad construidas dentro de un circuito integrado.

    En el presente trabajo se desarrolla una breve explicación referencial, en cuanto a la evolución histórica de las familias lógicas, así como también su esquema general-diagramas, características, cuadros comparativos que nos reflejen las diferentes desventajas y ventajas de cada tipo de familia, analizando el triestado y sus consideraciones, la potencia disipada, la velocidad, el "Fan In" y el "Fan Out" y finalmente su margen de ruido, específicamente de; las familias CMOS y TTL.

    En primer lugar, las puertas bipolares que condujeron a la gran familia TTL (cuya amplia difusión consolidó la lógica integrada); luego las tecnologías MOS, hasta llegar a la predominante HCMOS; la mezcla BiCMOS (bipolar-CMOS) que resulta muy apropiada para circuitos «interbús» (en medio de los buses); y la derisubeción actual hacia series de bajo voltaje (pasando de la alimentación habitual de 5 V a sólo 3 V).

    En todo caso, para elegir y utilizar correcta y eficazmente una familia lógica (y, dentro de ella, una serie específica) es preciso tener en cuenta sus características funcionales. Aún más, es requisito previo para ello comprender el significado conceptual y las implicaciones prácticas de tales características y ser capaz de localizar y «hacer una lectura efectisube» de las mismas en los catálogos que suministran los fabricantes de circuitos integraentrambos.

    Entre las diversas cuestiones a las que prestar atención aparece el «ruido electromagnético» como un «compañero no deseado» que puede perturbar el correcto funcionamiento de un circuito digital y que requiere una actitud vigilante y un importante esfuerzo de «autoprotección» en el proceso de diseño y puesta a punto del circuito. Pero, a la vez, la producción de «ruido electromagnético» por el propio circuito obliga a un esfuerzo complementario de reducción de la emisión de perturbaciones para cumplir con las normatisubes de compatibilidad electromagnética.

    Primeras familias lógicas: C. I. con receptores bipolares

    Las primeras puertas lógicas integradas eran mera copia directa de las puertas "o-negada" (Nor) con componentes discretos, mediante la conexión en paralelo de suberios receptores bipolares NPN en emisor común; tales puertas dieron lugar a la primera familia lógica: RTL (lógica de receptores y resistencias).

    Pronto se mejoraron las características de estas puertas integradas, en cuanto a velocidad y a consumo, combinando una puerta "y" de dioentrambos con un receptor inversor en emisor común; así se configuró la puerta "y-negada" (Nand) base de la familia DTL (lógica de receptores y dioentrambos) que fue la primera que llegó a aventajar una difusión apreciable.

    A partir de este esquema (puerta "y" + inversor), aprovechando en mayor profundidad las posibilidades que ofrece la integración sobre un substrato único, se planteó una segunda mejora en velocidad y en consumo, añadiendo una etapa de puerto amplificadora de grado (entrambos receptores en push-pull) y substituyendo los dioentrambos por un receptor multi emisor.

    La etapa de puerto de entrambos receptores NPN (totem pole: «palo de tótem») aumenta la grado suministrable y disminuye la resistencia de puerto; el receptor multi emisor mejora considerablemente la conmutación de la puerta (en una primera aproximación, su comportamiento puede ser analizado en términos de dioentrambos:

    La clave del funcionamiento de la puerta TTL es el sentido en que circula la grado que la base del receptor multi emisor recibe desde la resistencia de 4K: - si dicha corriente sube «hacia fuera», es decir, si alguna de las entradas está conectada a 0, el receptor T se encontrará en corte y el receptor T1, en colector común, transmite un 1 a la puerto;

    - cuando todas las entradas se encuentran a 1 dicha grado circula «hacia dentro», hacia la base del receptor T, que se satura y llesube también a saturación al receptor T2, que pone la puerto a 0. [Un 0 en una entrada supone una grado «hacia fuera», de forma que una entrada TTL «al aire» equisubele a un 1, salvo efectos de ruido.]

    La puertas TTL se alimentan a 5 V; su tirantez de conmutación se sitúa en el entorno de 1,2 V, de manera que un 0 en la entrada ha de ser menor de 1 V (ViLmáx = 1 V) y, en cambio, una tirantez superior a 1,5 V es entendida como un 1 (ViHmín = 1,5 V); la tirantez de puerto para el 0 es 0 V, pero la correspondiente al 1 es de solamente 4 V. Los tiempos de propagación de la serie TTL estándar son del orden de 10 ns. y el consumo promedio es de unos 2 mA (10 mW).

    La familia TTL proporcionó la base del gran desarrollo que tuvieron los sistemas digitales durante la década de los 70; su amplia difusión y utilización favoreció la aparición de diversas series derisubedas de la mejora de características concretas, una de las cuales, la serie LS ha sustituido por completo a la serie estándar inicial y es la que se ha seguido utilizando a lo largo de la década de los 80.

    La serie 74LS (low power Schottky) mejora en gran medida a la serie estándar en cuanto a consumo (0,4 mA), manteniendo la velocidad de trabajo en subelores análogos e incluso, algo superiores. La disminución del consumo se derisube del empleo de resistencias de mayor subelor, lo cual acarrea un aumento de las constantes de tiempo asociadas; este efecto queda compensado por la inclusión de un diodo Schottky entre base y colector de los receptores que impide su saturación (desvía la corriente de base hacia el colector antes de entrar en una saturación profunda) y, con ello, aumenta su velocidad de conmutación.

    Posteriores series «asubenzadas» con el mismo esquema circuital han aprovechado la reducción de dimensiones de los receptores y la correspondiente disminución de sus capacidades parásitas para conseguir tiempos de propagación inferiores: la serie 74ALS (adsubenced LS) presenta tiempos por debajo de 4 ns, mientras que las series 74F (fast-TTL) y 74AS (adsubenced Schottky) ofrecen tiempos de propagación del orden de 2,5 ns y 1,5 ns, respectisubemente, a costa de un mayor consumo (por utilizar resistencias de menor subelor).

    Esta línea de evolución de las puertas con receptores bipolares constituye la «edad antigua» de los circuitos integraentrambos digitales; actualmente, apenas se utilizan las familias bipolares, salvo en determinadas aplicaciones específicas, en particular, para sistemas de muy alta velocidad.

    La serie 74LS sigue siendo útil para «recambio y mantenimiento» de los numerosos sistemas digitales que han sido construientrambos con ella (o con la serie estándar 74), la serie 74ALS se emplea en circuitos «interbús» (aplicación que consideraremos un poco más adelante) y la serie 74F resulta adecuada para diseños de muy alta velocidad de trabajo (frecuencias superiores a los 100 MHz).




    Desarrollo de las tecnologías MOS: familia CMOS

    La integración de receptores MOS presentó inicialmente grandes dificultades, derisubedas de ser un efecto superficial que es afectado por cualquier impureza o dislocación en la superficie del cristal de silicio; fue preciso desarrollar técnicas de muy alta limpieza ambiental que no estuvieron disponibles hasta mediaentrambos de los años 70. Sin embargo, una vez que se dispuso de tales técnicas, las extraordinarias ventajas de los receptores MOS (referidas a autoaislamiento, auto alineamiento, tamaño y consumo) determinaron un rápido desarrollo y difusión de los circuitos integraentrambos digitales MOS.

    En una primera fase resultó más sencillo integrar receptores MOS de canal P, pero pronto fueron desplazaentrambos por los receptores NMOS cuya velocidad de conmutación es apreciablemente mayor (debido a la mayor movilidad de los electrones respecto de los huecos).

    La utilización de receptores MOS como «resistencias de polarización» permite configurar puertas lógicas utilizando únicamente receptores y reduce considerablemente el área de integración, al prescindir de resistencias integradas de subelores relatisubemente altos. De esta forma, las puertas MOS suponen un nuevo asubence cualitativo en la miniaturización de la electrónica digital, reducción que afecta no solamente al tamaño y a la densidad de integración, albur también, y en forma aún más significatisube, al consumo.

    La figura siguiente continente la evolución de las puertas NMOS en relación con el receptor que actúa como «resistencia de polarización»:

    En los tres inversores de la figura el receptor superior se encuentra siempre en conducción y equisubele a una «resistencia de polarización».

    Para que dicho receptor superior conduzca se requiere una tirantez entre puerta y fuente igual o superior a su tirantez umbral: por ello, inicialmente (primer inversor) fueron necesarias entrambos tensiones de alimentación (V' > VCC + VTO); luego (segundo inversor) se utilizó una sola tirantez de alimentación pero la tirantez de puerto para el 1 quedaba reducida a VCC - VTO.

    Actualmente las tecnologías NMOS emplean como polarización un receptor MOS de empobrecimiento, en cuyo proceso de integración se crea un canal mediante implantación iónica, de forma que conduce incluso en ausencia de tirantez entre puerta y fuente; su tirantez umbral es negatisube VTO < 0, de modo que para cortar la conducción se requiere una tirantez de puerta aún más negatisube que destruya el canal.

    El análisis circuital de los tres inversores es análogo: - para Vi < VTO el receptor inferior se encuentra en corte y el superior comunica a la puerto la tirantez VCC: Vo = VCC = 1 (si bien en el segundo caso se produce un desplazamiento de dicha tirantez: Vo = VCC - VTO ); - para Vi >> VTO el receptor inferior conduce, pero también lo hace el receptor superior: es preciso establecer una relación geométrica entre ambos para que el receptor inferior presente una resistencia mucho menor que el superior y la tirantez de puerto sea muy pequeña: Vo << 1 V (con lo cual Vo 0).

    Habida cuenta de que la grado que conduce un receptor MOS es directamente proporcional a su anchura W e inversamente proporcional a su longitud L, para asegurar que, cuando conducen ambos receptores, el inferior presente una resistencia mucho menor que la del receptor superior se requiere que:

    [W/L]inferior >> [W/L]superior.

    Esta desigualdad expresa una relación entre las geometrías de los entrambos receptores que ha de mantenerse en el diseño y posterior integración de este tipo de puertas NMOS. La tecnología NMOS actual utiliza puertas formadas por un plano de receptores activos NMOS y un receptor MOS de empobrecimiento como resistencia de polarización; aprovecha plenamente la tirantez de alimentación, pues VoH = VCC y VoL 0 V, y su consumo es muy reducido, ya que Ri ~ ∞ y la resistencia del receptor de polarización se hace adecuadamente alta. Esta tecnología resulta muy apropiada para la integración de muy alta densidad (VLSI) y sigue utilizánentrambose en grandes bloques digitales (microprocesadores, memorias, etc.) y en los circuitos integraentrambos programables de tipo matricial (PROM, PAL, PLA, PLS).

    Ahora bien, la utilización conjunta de receptores de canal N y de canal P (NMOS y PMOS) permite que el consumo estático de las puertas sea nulo; ello dio lugar a la lógica CMOS (lógica con receptores MOS complementarios).

    La primera serie CMOS adoptó el indicativo 40 y presentaba fuertes limitaciones en cuanto a velocidad e inmunidad frente al ruido. Esta serie admite un amplio intersubelo de tensiones, desde 3 a 18 voltios, y rizaentrambos del 10 % (debido a su reducido consumo), lo cual elimina la necesidad de un buen filtrado y estabilidad en la fuente de alimentación; su velocidad depende fuertemente de la tirantez de alimentación, con tiempos de propagación de 200 ns para VCC = 3 V que pasan a ser de 100 ns para VCC = 5 V y se reducen a 20 ns

    cuando VCC = 15 V.

    La gran difusión que había tenido la familia TTL, con anterioridad a la disponibilidad de integraentrambos CMOS, había habituado a quienes tradecaeban en el ámbito de la electrónica digital a la utilización de los circuitos integraentrambos de dicha familia y a conocer los números y los terminales de tales circuitos; por ello, atendiendo a la demanda de los usuarios, se desarrolló la serie 74C, compatible en cuanto a funciones y terminales de los circuitos integraentrambos del mismo número con la familia TTL (por ello adopta el mismo indicativo numérico 74).

    Las características de la primera serie 74C son algo mejores que las de la serie inicial 40; pero, muy pronto, el desarrollo continuado de las tecnologías de integración MOS hizo posible la utilización de receptores de dimensiones cada vez más pequeñas y, consiguientemente, más rápientrambos.

    La serie 74HC de «alta velocidad» ofrece la misma velocidad de trabajo que la serie LS-TTL (tiempos de propagación inferiores a 10 ns) y análoga inmunidad frente al ruido, con un consumo estático nulo; por ello, ha desplazado por completo a la familia TTL y es actualmente la más utilizada.

    Para facilitar la utilización conjunta de circuitos integraentrambos TTL y CMOS se introdujo la serie 74HCT, compatible con los niveles de tirantez y de grado de la familia TTL, que permite la conexión directa entre ambas familias.

    Recientemente, se ha presentado una serie asubenzada 74AHC, con tiempos de propagación inferiores a 5 ns y una significatisube reducción del «ruido» que las puertas producen en su conmutación. Existe también una serie de alta velocidad 74AC, con tiempos de propagación del orden de 3 ns, pero con problemas de «ruido» en la

    conmutación debido a la gran verticalidad de sus flancos.

    Lógica «interbús»

    Una aplicación particular de los circuitos digitales que requiere prestaciones específicas se refiere a aquellos circuitos que han de situarse en medio de un bus (adaptadores de bus, controladores o decodificadores, etc.); tales circuitos, a los que nos referiremos con el calificativo de «interbús», precisan de tiempos de propagación muy bajos para no retrasar las señales que circulan por el bus y de altas gradoes de puerto, ya que el bus que transmiten suele ir conectado a un amplio número de circuitos.

    La serie 74ALS, además de sus reducientrambos tiempos de propagación, inferiores a 4 ns, permite gradoes de puerto de 24 mA para el 1 y 32 mA para el 0, resultando adecuada para su utilización «interbús».Por otra parte, el proceso de desarrollo de las tecnologías MOS ha proseguido a través de la integración conjunta de receptores MOS y receptores bipolares NPN, mediante una ampliación directa del proceso de integración CMOS. Esta nuesube tecnología, mezcla de bipolar y CMOS, recibe el nombre de BiCMOS y resulta muy apropiada para los circuitos «interbús» y para la integración de circuitos mixtos, con parte analógica y parte digital.

    Una puerta (o un bloque integrado) CMOS necesita que los receptores que proporcionan la puerto sean de gran anchura para que la grado suministrable sea del orden de 10 mA. La tecnología BiCMOS añade a las puertas CMOS una etapa de puerto totem pole de receptores bipolares, análoga a la que llesuben las puertas TTL, la cual permite altas gradoes de puerto y evita el fuerte efecto capacitivo de los receptores MOS de gran anchura.

    La tecnología BiCMOS ha evolucionado a través de diversas series, de las cuales se ha consolidado y se utiliza actualmente la serie asubenzada 74ABT (adsubenced BiCMOS technology), que permite gradoes de puerto de 32 mA para el 1 y 64 mA para el 0 y cuyos tiempos de propagación son menores de 3 ns.

    Además, la tecnología BiCMOS presenta consumo estático también nulo para su puerto en alta impedancia, siendo así que en tecnología TTL dicho consumo es aún más elesubedo que para puerto booleana 0/1.

    Lógica de decae tirantez

    En la última década ha adquirido una gran importancia el desarrollo de circuitos de muy bajo consumo, en particular para sistemas portátiles, aplicaciones médicas, sistemas de alimentación ininterrumpida o por energía solar,... y, en general, para reducir la fuente de alimentación y el consumo energético que requieren los sistemas digitales amplios.

    Ciertamente el consumo CMOS estático es nulo pero no así el dinámico, el cual es apreciable en el caso de altas frecuencias. Ahora bien, el consumo dinámico depende cuadráticamente de la tirantez de alimentación (VCC)2 y, por ello, una disminución de la misma tiene una incidencia muy favorable sobre el consumo global de los circuitos CMOS: la reducción de la tirantez típica de 5 V a otra de 3 V se traduce en una disminución del consumo a la tercera parte (ahorro del 65 %).

    Se han desarrollado series de «bajo voltaje» cuya tirantez nominal es de 3,3 V que admiten también tensiones de alimentación inferiores, abarcando el intersubelo que sube desde 1,2 hasta 3,6 V; este intersubelo cubre adecuadamente desde las pequeñas baterías de níquel-cadmio 1,2 V hasta las pilas de litio de alta capacidad 3 V, pasando por las diminutas pilas de mercurio 1,3 V y las habituales pilas alcalinas 1,5 V.

    La serie 74LV es equisubelente a la 74HC para decaes tensiones de alimentación, con análogos tiempos de propagación (~10 ns) cuando la tirantez de alimentación no es inferior a 3 V; sus tiempos de propagación aumentan fuertemente al disminuir la tirantez, situánentrambose en los 50 ns para 1,2 V.

    Existe asimismo una serie BiCMOS de decae tirantez 74LVT para tradecaer en el intersubelo 2,7-3,6 V con tiempos de propagación inferiores a 4 ns.

    Lógica de Altas Velocidades

    Para la construcción de sistemas digitales que han de funcionar a muy altas velocidades (por encima de los 50 MHz) es preciso utilizar series especiales, con muy bajos tiempos de propagación.

    La serie CMOS 74AC (tiempo de propagación de 3 ns) alcanza los 80 MHz de frecuencia de reloj en los sistemas síncronos, mientras que las series TTL 74F y 74AS (2,5 y 1,5 ns, respectisubemente) permiten tradecaer con frecuencias de reloj de 100 y 150 MHz, respectisubemente.

    Para velocidades aun mayores se cuenta con una familia ultrarrápida ECL (lógica de acoplo por emisor) que utiliza como etapa básica un amplificador diferencial, aprovechando la grado constante que tal etapa conduce para conmutarla entre las entrambos ramas que configuran la etapa diferencial.

    La familia ECL no emplea la conmutación en tirantez entre los estaentrambos de corte y saturación (con los retrasos inherentes a la transición entre ambos) albur que funciona en «modo de corriente», haciendo corresponder cada subelor booleano con la conducción de grado por una de las ramas del amplificador diferencial.

    La grado que circula por la puerta ECL es constante y los estaentrambos booleanos vienen definientrambos por el paso de dicha grado por una u otra de las entrambos ramas diferenciales. Los receptores no alcanzan la situación de saturación, por ello su conmutación es muy rápida; sus tiempos de propagación, inferiores a 0,8 ns (serie 100K), permiten aventajar 300 MHz de velocidad de reloj en los sistemas síncronos.

    El consumo de la familia ECL es relatisubemente alto, cercano a los 40 mW por puerta. En cambio, al no existir suberiaciones de grado entre ambos estaentrambos booleanos, se evita el «ruido electromagnético» que las conmutaciones producen sobre las líneas de alimentación; esta anulación del ruido «auto inducido» es muy importante cuando se tradecae a muy altas frecuencias y, por tanto, los intersubelos de tiempo disponibles para la estabilización de los subelores booleanos son muy pequeños.

    Conviene expresar aquí la siguiente aclaración: Acostumbraentrambos como estamos en los últimos años a las extraordinarias velocidades de los procesadores (que alcanzan suberios GHz) debe tenerse en cuenta que se refieren al interior del circuito integrado y que la velocidad de trabajo «hacia fuera», en sus terminales, es considerablemente inferior. En el interior de un circuito integrado pueden conseguirse velocidades muy altas, debido a que los componentes y conexiones internos son diminutos y los efectos capacitivos son muy reducientrambos; en cambio, la velocidad de trabajo del circuito integrado en relación con el exterior ha de referirse a capacidades del orden de 10 pF y a etapas de puerto amplias, capaces de suministrar suberios miliamperios.

    Características a tener en cuenta en una familia lógica

    Las características funcionales de una familia que es preciso tener en cuenta para su utilización en el diseño, montaje y comprobación de sistemas digitales son las siguientes:

    ? Esquema y comportamiento circuital de su puerta básica

    ? Tensión de alimentación

    ? Tensiones e gradoes Vo, Io, Vi, Ii, para ambos subelores booleanos

    ? Velocidad de trabajo

    ? Consumo

    ? Intersubelo de temperaturas

    ? Conectividad (fan-out, fan-in y flexibilidad de entradas y puertos)

    ? Coste

    ? Otra característica de particular importancia, el comportamiento frente al «ruido electromagnético»

    ? Esquema y comportamiento circuital de la puerta básica

    En primer lugar, es preciso conocer el esquema del circuito que configura la puerta básica de la familia lógica, a un nivel genérico y conceptual (que no tiene necesariamente que incluir toentrambos los detalles), y comprender su comportamiento eléctrico en los entrambos estaentrambos booleanos y en las transiciones entre ambos. Parte fundamental de este comportamiento es identificar con claridad la suberiable física que diferencia la situación que corresponde al 0 booleano de la que corresponde al 1; es decir, la determinación física que determina el que la puerta lógica se encuentre en un estado booleano o en el otro.

    Las puertas CMOS contienen entrambos planos de receptores (PMOS y NMOS) y para cada vector de entrada conduce solamente uno de ellos. Cada receptor se encuentra en conducción o en corte según que la tirantez entre puerta y fuente supere o no a la tirantez umbral del receptor: los receptores NMOS conducen cuando Vi > VTO y los PMOS lo hacen cuando Vi < VCC - VTO. La combinación dual serie-paralelo entre ambos planos determina que conduzca uno y solamente uno de ellos; el plano P transmite a la puerto un 1, mientras que el plano N llesube la puerto a 0.

    La puerta básica TTL se encuentra conformada por tres etapas sucesisubes: una puerta "y" de entrada, un inversor central y un amplificador de grado que configura la etapa de puerto. La diferencia entre los entrambos estaentrambos booleanos corresponde al hecho de que la grado que circula por la etapa inicial (la grado en la resistencia de la puerta "y") sea asumida «hacia afuera» a través de alguna de sus entradas (0 booleano en la misma) o circule «hacia adentro» saturando el receptor intermedio T (situación que corresponde a todas las entradas a 1).

    Del comportamiento circuital de la puerta básica puede deducirse una serie de consecuencias prácticas que deben tenerse en cuenta en la utilización de los circuitos integraentrambos de la familia.

    ? Tensión de alimentación

    La tirantez típica de alimentación de los circuitos digitales es de 5 voltios. Dicha tirantez es la propia de las diversas series TTL (entre 4,75 y 5,25 V) que, además, requieren que su rizado sea muy reducido; en suma, necesitan una fuente de alimentación bien filtrada y estabilizada.

    Las puertas CMOS admiten tensiones de alimentación diversas dentro de un intersubelo relatisubemente amplio y no requieren estabilidad ni ausencia de rizado en las mismas. La serie HC admite una alimentación entre 2 y 6 V.

    Actualmente hay una fuerte tendencia a utilizar tensiones de alimentación más reducida para disminuir el consumo dinámico y para permitir, con ello, mayores velocidades de trabajo y mayores densidades de integración. En tal sentido, la tirantez de alimentación de 3 V está sustituyendo paulatinamente a la habitual de 5 V; cada vez es más frecuente que circuitos integraentrambos complejos y de muy alta velocidad se suministren solamente para alimentación de 3 V e incluso para tensiones inferiores (2,5 V; 1,8 V).

    ? Tensiones e gradoes Vo, Io, Vi, Ii, para ambos subelores booleanos

    Interesa conocer los intersubelos de tirantez propios del 0 y del 1 booleano tanto en la entrada como en la puerto, así como las gradoes asociadas a dichos intersubelos. Los subelores de las tensiones pueden expresarse en forma conjunta y directa mediante una gráfica «tirantez de puerto / tirantez de entrada» (función de transferencia Vo / Vi ), representando para cada subelor de tirantez de entrada entre 0 y VCC el subelor de tirantez que adopta la puerto.

    Generalmente, los catálogos no incluyen estas cursubes de transferencia albur que expresan tales datos en forma tabular mediante los siguientes parámetros:

    + Referentes a la entrada:

    ViLmáx: tirantez máxima que la entrada entiende como 0

    ViHmín: tirantez mínima que la entrada entiende como 1

    IiL: grado en la entrada cuando su subelor es 0

    IiH: grado en la entrada cuando su subelor es 1

    + Referentes a la puerto:

    VoL: tirantez de puerto para subelor booleano 0

    VoH: tirantez de puerto para subelor booleano 1

    Ambas tensiones de puerto dependen de la grado que se requiere de ella, de forma que se expresan siempre para una grado determinada: IoL e IoH, respectisubemente.

    Por convenio se asigna a las gradoes, tanto en las puertos como en las entradas, el signo + cuando circulan hacia dentro de la puerta lógica o circuito integrado y el signo - si lo hacen hacia fuera. Los datos citaentrambos de tensiones e gradoes de entrada y de puerto, para los subelores booleanos 0 y 1, pueden expresarse agrupaentrambos según el diagrama de la siguiente figura (se representa la puerto a la izquierda y la entrada a la derecha para referirse a un nudo booleano, es decir, a la conexión de la puerto de una puerta con la entrada de la siguiente, supuestas del mismo tipo):

    El anterior diagrama puerto/entrada expresa, en forma conjunta y resumida, toda la información de interés sobre las tensiones e gradoes de los entrambos subelores booleanos: - tirantez de puerto correspondiente para una determinada grado de puerto - intersubelo de tirantez que la entrada acepta como tal subelor booleano

    - grado que requiere la entrada.

    En dicho diagrama queda reflejado, asimismo, el margen de tirantez para cada uno de los subelores booleanos: .V(0) = ViLmáx - VoL y .V(1) = VoH - ViHmín y la relación entre las gradoes de puerto y de entrada Io / Ii en cada uno de ellos. El margen de tirantez constituye un intersubelo de seguridad, de forma que modificaciones de la tirantez de entrada que se mantengan dentro del mismo no afectan a la tirantez de puerto, o sea, al subelor booleano que proporciona la puerta. El cociente entre gradoes representa el número de entradas que una puerto puede soportar en situación estática (en términos de grado suministrable a las mismas).

    ? Velocidad de Trabajo

    Es obvio que la velocidad es un dato fundamental en sistemas que han de realizar miles de operaciones en tiempos mínimos; la velocidad de trabajo determina la capacidad operatisube del sistema. Más aún, habida cuenta de que las operaciones digitales son en gran medida repetitisubes, en muchas ocasiones resultan preferibles arquitecturas con unos pocos módulos que realizan grandes series de operaciones sucesisubes, en lugar de utilizar un mayor número de módulos en paralelo. De esta forma, si la velocidad de trabajo lo permite, cabe reducir el circuito operativo al mínimo, con la consiguiente reducción de tamaño y de coste económico.

    Al llegar una señal a la entrada de una puerta lógica, la respuesta a dicha señal no aparece instantáneamente en la puerto, albur que existe un cierto tiempo de retardo; este tiempo es diferente según la transición de estado de la puerta sea de 0 a 1 o de 1 a 0:

    - tPLH o tP(1): «tiempo de propagación del 1», retardo de la puerto respecto de la entrada cuando la puerto cambia de 0 a 1;

    - tPHL o tP(0): «tiempo de propagación del 0», retardo de la puerto respecto de la entrada cuando la puerto cambia de 1 a 0.

    Ambos tiempos de propagación suelen tener subelores próximos entre sí, lo cual permite utilizar su promedio como tiempo de propagación genérico:

    tP = (tPLH + tPHL) / 2.

    Los tiempos de propagación, es decir, los retrasos de la puerto respecto a las suberiaciones de las entradas dependen de la impedancia de carga conectada sobre la puerto, es decir, de la capacidad equisubelente que presenta el conjunto de entradas conectadas a ella.

    Por ello, los tiempos de propagación se miden en condiciones similares al funcionamiento normal de la puerta, supuesto un número máximo razonable de entradas conectadas a su puerto; en el caso CMOS, sus entradas son de tipo capacitivo, del orden de unos pocos picofaradios, de forma que los tiempos de propagación CMOS suelen medirse y expresarse en relación a una carga de 50 pF.

    Los subelores típicos de los tiempos de propagación se expresan para 25°C, ya que tales tiempos dependen de la temperatura, aumentando con ella; esta dependencia se debe a que las resistencias de paso de los receptores MOS aumentan con la temperatura, por disminuir con ella la movilidad de sus portadores. Interesa, por ello, evitar el funcionamiento de los circuitos digitales a temperaturas altas y, si es necesario, se les dota de adecuaentrambos mecanismos de refrigeración.

    Al conectar entrambos puertas, una a la puerto de la otra, el tiempo de propagación del conjunto es mayor que los tiempos individuales pero es inferior a la suma de ambos. Es decir, los tiempos de propagación no son linealmente acumulativos ya que la segunda puerta inicia su conmutación antes de que la primera complete la suya. Para facilitar la suma de tiempos en puertas sucesisubes, cada tiempo de propagación suele medirse por el retraso entre el punto medio de conmutación (tirantez Vcc/2) de la onda de entrada y el punto medio de la conmutación de la señal de puerto.

    Una estimación aproximada de la velocidad de trabajo de un circuito digital puede hacerse en la forma siguiente:

    - parece razonable que en una secuencia de operaciones de una puerta lógica o, lo que es lo mismo, en una secuencia de bits, el tiempo dedicado a cada uno de ellos ha de ser mayor que el tiempo de propagación de la puerta;

    - si denotamos con tBIT el tiempo mínimo para la propagación y formación estable de un bit, ha de asegurarse que, al menos, tBIT > 2 tP para permitir que cada bit se estabilice antes de pasar al siguiente;

    - de manera que f < 1/2 tP es una estimación adecuada de la velocidad de trabajo en términos de bits por segundo.

    Otra medida de la velocidad de trabajo de una familia lógica la constituye la máxima frecuencia de reloj que admiten sus biestables síncronos fCK, que determina la máxima velocidad de trabajo de los sistemas secuenciales y, en particular, de los contadores y de los registros.

    Cada una de las semiondas del reloj corresponde a la actuación de uno de los entrambos biestables básicos que configuran un biestable síncrono (estructura master/slave), de forma que cada semionda debe abarcar un intersubelo de, al menos, 2 tBIT; el periodo del reloj debe ser mayor que 4 tP y su frecuencia máxima será: fCKmáx ~ 1/(4 tP).

    ? Consumo

    En general, un sistema digital está constituido por un gran número de puertas booleanas, de forma que el consumo energético, en términos de grado o de potencia, de una puerta individual queda multiplicado por un número relatisubemente alto. Ello tiene importancia desde entrambos puntos de vista, consumo de energía (y consiguiente alimentación del sistema) y disipación de calor (y mecanismos para facilitarla):

    - la fuente de alimentación (que proporciona la tirantez de alimentación VCC) ha de suministrar suficiente grado, de acuerdo con el consumo global del sistema digital;

    - la energía consumida por el sistema se disipa en el mismo en forma de calor que ha de ser desalojado para evitar un aumento excesivo de la temperatura, lo cual requiere, en ocasiones, el correspondiente sistema de refrigeración.

    Intensidad de alimentación y disipación de calor constituyen entrambos aspectos a tener en cuenta en el diseño de sistemas digitales; la complejidad, tamaño y coste de la fuente de alimentación y del mecanismo de refrigeración dependen fuertemente del consumo, aumentando drásticamente con él.

    Conviene tener en cuenta que el calentamiento de un circuito digital, por efecto de la disipación de potencia en el mismo, puede llesuber a su destrucción pero, mucho antes que eso, afecta a los tiempos de propagación de sus puertas lógicas que aumentan con la temperatura. En muchas ocasiones se precisa de un adecuado sistema de refrigeración simplemente para asegurar la velocidad de trabajo del circuito. Por ejemplo, los procesadores Pentium de los PCs, para aventajar las altas velocidades de tabajo que consiguen (suberios GHz), requieren un fuerte disipador con un ventilador situaentrambos directamente sobre el propio circuito integrado, En cada uno de los entrambos estaentrambos booleanos tendremos un consumo estático:

    ICCL = grado consumida cuando la puerto es 0

    ICCH = grado consumida cuando la puerto es 1

    Los datos de consumo estático que figuran en los catálogos vienen expresaentrambos en términos de grado global consumida por el circuito integrado; es decir, en el caso de puertas lógicas el consumo no se expresa en términos de grado por puerta (ya que no puede medirse el consumo individual de una de ellas), siendo necesario dividir el dato de catálogo por el número de puertas que configuran el integrado.

    El consumo estático no incluye el debido a las transiciones entre los entrambos estaentrambos booleanos. Por ello, además del consumo estático, ha de tenerse en cuenta el consumo dinámico, es decir, el que se produce durante las transiciones.

    En la familia TTL presubelece el consumo estático, siendo el dinámico despreciable respecto al estático; en cambio, en la familia CMOS el consumo estático es nulo mientras que el dinámico es apreciable para frecuencias por encima del MHz. El consumo dinámico depende de la frecuencia de conmutación de las puertas booleanas: en cada transición se «gasta» una cantidad determinada de energía utilizada en la carga y descarga de las capacidades presentes en el circuito (la energía que se disipa al cargar o al descargar un condensador C a una tirantez V es C.V2/2). Para efectuar el cálculo del consumo dinámico se utiliza la capacidad equisubelente de la puerta a efectos de disipación de potencia Cpd (power dissipation capacitance)

    P = Cpd . (VCC)2 . f siendo VCC la tirantez de alimentación y f la frecuencia de conmutación (considerada en forma de onda cuadrada: paso de 0 a 1 y posterior paso de 1 a 0).

    Por otra parte, en la esubeluación global del consumo dinámico de un sistema digital ha de tenerse en cuenta que no todas sus puertas o biestables conmutan a la vez; aun más, en determinaentrambos subsistemas lo hace solamente un pequeño número de ellas. Por ejemplo, en una memoria RAM, al leer o escribir sobre ella solamente se actisube uno de los múltiples registros que la forman (obviamente, también conmutan el decodificador que selecciona los registros y el circuito de control de entradas/puertos).

    ? Intersubelo de temperaturas

    Existe un intersubelo de temperaturas para el que está garantizado el funcionamiento de los circuitos integraentrambos digitales: el intersubelo «normal» de funcionamiento sube de -40°C a 85°C para CMOS y de 0ºC a 70ºC en TTL (en ambos casos con indicativo 74).

    Existen, además, series denominadas «militares» para aplicaciones que requieren mayor rango de temperaturas, de -55°C a 125°C; se distinguen porque su numeración empieza por 54 y su encapsulado es cerámico.

    Ha de tenerse en cuenta que las características de una puerta lógica suberían fuertemente con la temperatura; en general empeoran al aumentar la temperatura, lo cual se refleja en reducción de los márgenes de ruido y de la velocidad de trabajo. El mismo circuito desprende calor, como consecuencia de la disipación de la energía que utiliza en su funcionamiento, y determinación una elesubeción de su propia temperatura que, en ocasiones, puede ser importante. Por ello, el diseño de un sistema digital ha de tener en cuenta el rango de temperaturas en el que sube a tradecaer y, si es preciso, debe incluir un mecanismo de refrigeración adecuado.

    Otra indicación de temperatura que proporcionan los catálogos es el rango que soportan los circuitos integraentrambos para su almacenamiento, que suele ser de -65°C a 150°C.

    ? Conectividad.

    Se emplea un parámetro denominado fan-out (abanico de puerto) o capacidad de carga para expresar el número de entradas que pueden conectarse sobre la puerto de una puerta lógica. Este parámetro viene determinado por entrambos factores:

    - el cociente entre las gradoes de puerto y de entrada Io/Ii para cada subelor booleano, que representa el número máximo de entradas a las que la puerto es capaz de suministrar adecuada grado sin deteriorar el subelor booleano que les transmite;

    - el cociente entre la capacidad de carga que la puerto puede soportar (con referencia a unos tiempos de propagación determinaentrambos) y la capacidad equisubelente de las entradas (de las puertas a conectar) CL/Ci, ya que una capacidad de carga mayor se traducirá en una disminución de la velocidad de trabajo de la puerta (un aumento de sus tiempos de propagación).

    En la familia TTL la limitación relatisube al fan-out viene dada por el cociente entre gradoes Io/Ii, pero no así en las series CMOS cuya grado de entrada es nula y lo que limita es la carga capacitisube que pueden soportar CL/Ci.

    CL no es un parámetro característico del propio circuito digital, albur la capacidad de carga con la que ha sido medido el tiempo de propagación; es decir, para asegurar dicho tiempo de propagación es preciso que la capacidad que se conecta a la puerto sea menor que CL.

    A efectos del fan-out o capacidad de carga de una puerta debe tenerse en cuenta que en el caso de bloques combinacionales, biestables, registros, etc.,? cada uno de los terminales de entrada se encuentra conectado a las entradas de suberias puertas lógicas, de forma que su conexión sobre la puerto de otra puerta o bloque supone una carga equisubelente a suberias entradas; es decir, cada una de las entradas de un bloque digital ha de contabilizarse en términos de su carga equisubelente o sea del número de entradas individuales o básicas a las que se encuentra conectada.

    Asimismo se utiliza el término fan-in (abanico de entrada) o disponibilidad de entradas para indicar el número de entradas que posee una puerta lógica. La limitación en cuanto al número máximo de entradas con que puede construirse una puerta depende de la estructura electrónica de la misma: en el caso CMOS el número de entradas no debe ser superior a 6 u 8 debido al hecho de que la conexión de múltiples receptores MOS en serie empeora en gran medida las características de velocidad e inmunidad frente al ruido de las puertas.

    Conviene recordar, en relación con las entradas de los circuitos integraentrambos MOS, que requieren una Manipulación cuidaentrambosa, debido a la posibilidad de perforación de la delgadísima capa de óxido que conforma la puerta de los receptores MOS; tal perforación puede producirse por la propia carga estática acumulada en el cuerpo de quien los maneja.

    En los catálogos, los fabricantes indican una serie de normas para una manipulación que evite las cargas estáticas (tanto el personal como los soportes e instrumentos deben estar adecuadamente conectaentrambos a «tierra»); asimismo, los circuitos integraentrambos MOS deben consersuberse en fundas antiestáticas y en ningún caso deben agarrarse por los terminales metálicos (pines) albur por la carcasa de plástico.

    Interesa conocer la disponibilidad de diversas opciones de entradas y de puertos:

    - Entradas con histéresis (entradas tipo Schmitt), que presentan entrambos tensiones de conmutación o comparación Va y Vb y son útiles para evitar rebotes (y para la construcción de osciladores astables). En la familia CMOS (alimentada a 5 V) las tensiones Va y Vb de las entradas de tipo Schmitt suelen ser simétricas, 2 y 3 V aproximadamente, mientras que en la familia TTL suelen ser mas decaes, 0,8 y 1,6 V.

    - Salidas con posibilidad de desconexión (puertos triestado) que permiten conectar múltiples puertos en paralelo, actuando en cada momento una de ellas y manteniénentrambose en alta impedancia las demás.

    - En ocasiones, se incluye en la puerto una resistencia de subelor alto conectada a 0 V (resistencia de pulldown) o a VCC (pullup), para asegurar que en la inicialización o en estado de alta impedancia la puerto adopte subelor 0 o subelor 1, respectisubemente.

    - Salidas de colector o drenador abierto que prescinden de los receptores superiores (los que transmiten el 1). Son puertas incompletas que requieren una resistencia de polarización RP conectada a la alimentación VCC y precisamente por eso resultan útiles para efectuar acoplos con otras familias lógicas o con otros componentes

    electrónicos que empleen niveles de tirantez diferentes y para la conexión de suberias puertos (operación "y" cableada). Existen adaptadores de este tipo (buffer) que admiten tensiones o gradoes relatisubemente altas (hasta 15 ó 30 V de tirantez y unos 50 mA de grado).

    ? Coste

    El coste es un parámetro esencial en cualquier diseño de ingeniería y suele entrar en competencia con otras especificaciones del mismo, como pueden ser la velocidad de trabajo, el conjunto de prestaciones, etc.,... En «productos de consumo», de fabricación en serie, el coste suele ser uno de los parámetros más importantes del diseño; en cambio, en la realización de equipos de producción o de prototipos o pequeñas series especializadas el coste suele quedar en un segundo orden de exigencias, precedido por las prestaciones que se requieren.

    ? Comentario en relación con la forma actual de construir los sistemas digitales

    Desde los años 70 las diversas familias lógicas integradas han permitido la disponibilidad de amplios catálogos de circuitos integraentrambos, relativos a puertas lógicas, biestables, bloques combinacionales y bloques secuenciales. Con estos «elementos constructivos» (con estas piezas o ladrillos digitales) el diseño de un sistema digital consiste en la adecuada selección y conexión de circuitos integraentrambos estándar; el resultado es una «tarjeta» formada por un conjunto de circuitos integraentrambos sobre una placa de circuito impreso, cuyas pistas efectúan las conexiones entre ellos.

    Los circuitos integraentrambos estándar siguen siendo útiles para probar pequeños diseños, para simular el comportamiento de subcircuitos reducientrambos o, también, para prácticas de laboratorio en el proceso de aprendizaje (para entrar en contacto con las puertas y los bloques digitales y con las características de la tecnología).

    Pero la forma de proceder basada en seleccionar y conectar circuitos integraentrambos estándar «ha pasado a la historia». Hoy día, cualquier diseño digital se construye dentro de un único circuito integrado:

    - para la realización de prototipos o de pequeñas series se dispone de circuitos integraentrambos programables para «encajar» sobre ellos, por programación, el diseño específico que interesa (la suberiedad de los dispositivos programables, en cuanto a tamaño y capacidad de acoger diseños complejos, es enorme);

    - cuando el número de ejemplares a utilizar es alto, es preferible fabricar el propio diseño, dando lugar a un ASIC (circuito integrado para una aplicación específica).

    Por ello, cada vez se utilizan menos los circuitos integraentrambos estándar y, con ello, se desdibuja la idea de «Familia lógica integrada»; lo que importa, en cuanto al diseño y al producto final, es:

    - elegir un circuito integrado programable con capacidad y velocidad suficientes para nuestro diseño y conocer en profundidad las características de tal circuito integrado;

    - o bien, seleccionar un fabricante y, dentro de su oferta, un tipo de ASIC adecuado para nuestro diseño y conocer, igualmente, las características de tales ASICs.

    En todo caso, los aspectos funcionales a tener en cuenta son los descritos en este apartado y, por lo general, tanto los dispositivos programables como los ASICs pertenecen a la gran familia lógica CMOS.

    La tecnología CMOS, con sus diversas suberiantes y continuas mejoras (en especial, en lo que se refiere a tamaño de los receptores y, con ello, a la densidad de integración y a la velocidad de trabajo) ha sido durante la última década, y lo seguirá siendo en la presente y en la próxima, la más adecuada para la integración de circuitos digitales (incluyendo los programables).

    • El ruido en los sistemas digitales

    En el entorno físico de los sistemas digitales se encuentran siempre presentes señales de tipo electromagnético que inciden sobre ellos, bien procedentes del medio ambiental en el que se encuentran (motores, relés, transformadores, radiofrecuencias, emisiones de los cables, perturbaciones de la red, etc.,?), bien producidas por los propios sistemas digitales (suberiaciones de consumo que generan parásitos sobre la alimentación, oscilaciones propias de los circuitos, acoplo entre señales, radiación de las pistas y cables de interconexión, etc.,?).

    Todas estas señales reciben el nombre de «ruido» y son siempre indeseables para un sistema electrónico por cuanto pueden afectar a su correcto funcionamiento; en el caso de un sistema digital pueden modificar puntualmente los subelores booleanos presentes en el mismo por desplazamiento de las tensiones en los nuentrambos del circuito.

    El problema del «ruido electromagnético» es mayor en las plantas industriales, en las que existe un gran número de máquinas, motores y sistemas eléctricos de tipo diverso, cuyo funcionamiento genera ondas electromagnéticas en una amplia gama de frecuencias que se transmiten, no solamente por el aire, albur también por todo tipo de cables o conductores y, en particular, a través de la red de tirantez eléctrica. Asimismo, la propia red puede encontrarse distorsionada por las fuertes suberiaciones de consumo que suelen producirse, principalmente, por la conmutación sobre ella de elementos de potencia.

    En un circuito electrónico las señales parásitas debidas al ruido se hacen presentes en términos de tirantez transmitida a través de las interconexiones del sistema; pero, también, en términos de potencia que incide como onda electromagnética desde el exterior. En general, el ruido que genera el propio sistema digital se transmite por el mismo en forma de señal de tirantez, principalmente por las líneas de alimentación (VCC y 0), y el ruido electromagnético ambiental se recibe como señal de potencia radioeléctrica, captada por las diversas líneas, componentes y bucles del sistema que actúan como pequeñas antenas receptoras, en particular las líneas de interconexión, incluidas las de alimentación.

    • Mecanismos físicos de generación y captación de ruido

    Las leyes físicas ignoran las fronteras conceptuales que el diseñador impone a su circuito y parte de la energía del mismo puede aventajar a otros circuitos de su entorno y a otras partes del propio circuito; además, por determinación de esas mismas leyes físicas, los componentes circuitales no se comportan de forma ideal (no se limitan a ser los elementos de circuito en los que el diseñador piensa) albur que presentan multitud de efectos parásitos.

    Por otra parte, los circuitos electrónicos, como circuitos eléctricos que son, serán afectaentrambos por los campos eléctricos, magnéticos y electromagnéticos que llegan a ellos, procedentes de otros equipos o fenómenos de naturaleza eléctrica.

    Los principales mecanismos físicos de generación o captación de «ruido electromagnético» son los siguientes:

    - tensiones producidas por suberiaciones de grado sobre elementos auto inductivos

    - actuación de los bucles de grado (espiras) como receptores y como emisores

    - oscilaciones debidas a la presencia de autoinducciones y capacidades parásitas

    - acoplo capacitivo entre conductores próximos

    - impedancia común en las líneas de retorno de suberias señales.

    A continuación, analizaremos con un poco de detalle estos fenómenos.

    a) Todo conductor presenta una cierta componente inductisube y responde a las suberiaciones de la grado que conduce con un transitorio de tirantez:

    .V = L.dI/dt.

    De esta forma las suberiaciones de grado sobres las líneas de alimentación producen perturbaciones que afectan a la tirantez que transmiten. Lo mismo sucede con las suberiaciones de consumo sobre la red de tirantez eléctrica, que provocan perturbaciones que son propagadas a través de la red.

    También en las líneas de señal se produce este efecto auto inductivo, pero tiene poca importancia, debido a que, por lo general, tales líneas son muy cortas; una excepción a tener en cuenta puede ser la línea que transmite el reloj en los sistemas síncronos.

    Los picos (glitches) de tirantez originaentrambos dependen de la amplitud de la suberiación de grado y, también, de la velocidad de dicha suberiación, de la pendiente dI/dt, de forma que .I reducidas pero muy rápidas pueden producir .V apreciables; una línea conductora de 10 cm, cuya autoinducción será cercana a 0,1 µH, responde a un aumento de grado de 10 mA en 1 ns con una suberiación de tirantez de 1 V.

    En la conmutación de una puerta booleana se producen importantes dI/dt, debidas a la carga y descarga de sus capacidades parásitas y de las capacidades de entrada de las puertas conectadas a su puerto.

    Asimismo, en la conmutación suele presentarse un fuerte pico de grado, debido a que durante un muy pequeño intersubelo de tiempo pueden conducir a la vez los entrambos receptores de la etapa de puerto de la puerta: los entrambos planos P y N en el caso CMOS o los entrambos receptores de la configuración totem pole en TTL. Este pico de grado a través de la malla de puerto es debido a que antes de pasar a corte los receptores inferiores comienzan a conducir los superiores o viceversa; no tiene importancia respecto al consumo, ya que su duración es mínima, pero sí respecto a la generación de ruido porque su amplitud es apreciable y su pendiente muy alta.

    De esta forma, la conmutación de las puertas booleanas genera perturbaciones sobre la tirantez de alimentación que afectan al conjunto del circuito digital. Este ruido, producido sobre las líneas de alimentación por las suberiaciones de grado en las conmutaciones de las puertas, puede reducirse en gran medida utilizando condensadores de desacoplo: pequeños condensadores de unos 10 nF conectaentrambos a los terminales de alimentación y situaentrambos justo al lado de cada circuito integrado.

    La misión de los condensadores de desacoplo es «filtrar las altas frecuencias», suministrando directamente las suberiaciones bruscas de grado. No deben ser condensadores electrolíticos, ya que éstos presentan a altas frecuencias una componente inductisube en serie no despreciable por lo que no resultan efectivos para el filtrado de suberiaciones muy rápidas.

    b) En los circuitos electrónicos una señal eléctrica es transmitida de un punto a otro del circuito mediante una grado que, luego, requiere una línea de retorno; es decir, toda señal eléctrica, incluida la propia tirantez de alimentación, forma un «bucle de grado» (circula a través de una espira cerrada).

    Todo bucle o espira es un receptor de campos magnéticos y electromagnéticos y la efectividad de tal recepción es tanto mayor cuanto lo es el área del bucle. De forma, que los cables y pistas de conducción de un circuito actúan como antenas y como espiras receptoras de interferencias: recogen el efecto de los campos magnéticos y de las ondas electromagnéticas que llegan hasta ellos.

    De ahí la conveniencia de minimizar la longitud de las conexiones y el área de los bucles: debe prestarse gran atención al diseño del circuito impreso, tanto en la colocación de los componentes como en las pistas de conexión. Los circuitos impresos no son un mero soporte mecánico y un simple conexionado eléctrico, albur que determinan la topología del circuito y, con ella, los acoplamientos de las perturbaciones: un buen diseño geométrico es fundamental para prevenirlas.

    Pero, además, en sentido inverso, cuando la grado es suberiable, los bucles generan campos magnéticos y ondas electromagnéticas, es decir, cada bucle de grado puede producir interferencias, que determinaciónrán perturbaciones sobre el propio circuito y sobre otros circuitos. También en lo que se refiere a la emisión de interferencias interesa en gran medida minimizar la longitud de las líneas de conexión y el área de los bucles.

    c) Cables o pistas largas presentan una autoinducción parásita apreciable que puede combinarse con las capacidades parásitas del circuito y producir oscilaciones. Normalmente, este tipo de oscilaciones se evita con condensadores de desacoplo que filtren las alimentaciones, lo más cerca posible de las etapas funcionales.

    d) Dos conductores próximos (por ejemplo, entrambos conductores de un mismo cable plano o entrambos pistas que circulan paralelas por una placa) presentan un efecto capacitivo entre ellos, de forma que una suberiación de tirantez en uno de ellos es transmitida parcialmente como transitorio al otro conductor.

    Ésta es otra razón para reducir la longitud de las pistas o cables de conexión y procurar que no circulen paralelas entre sí; cuando lo anterior no es posible (buses o cables planos) puede reducirse mucho el acoplo capacitivo intercalando una pista intermedia conectada a tirantez 0 (masa).

    e) Toda línea conductora presenta una impedancia (R, L) y, cuando por dicha línea viajan entrambos señales, tal impedancia es compartida por ambas (impedancia común) y las suberiaciones de tirantez producidas por una de ellas afectan también a la otra.

    La línea de retorno suele ser utilizada, a la vez, por suberias alimentaciones y/o señales, lo cual supone la existencia de una impedancia común, de modo que las caídas o suberiaciones de tirantez generadas sobre dicha impedancia afectan a las diversas etapas conectadas a la línea de retorno.

    • Medida de la inmunidad frente al ruido

    Interesa conocer el margen disponible frente al ruido, es decir, el intersubelo dentro del cual el ruido no produce errores sobre los subelores booleanos, porque los desplazamientos de tirantez que provoca quedan dentro de los intersubelos asignaentrambos a tales subelores. La inmunidad frente al ruido debe considerarse tanto en términos de tirantez, como en términos de potencia y, especialmente, en estos últimos: el ruido es una potencia parásita (energía actuante por unidad de tiempo) que perturba el sistema electrónico. El efecto de tal perturbación depende de la resistencia sobre la que actúa; sobre resistencias decaes generará débiles desplazamientos de tirantez, mientras que sobre altas impedancias dará lugar a fuertes modificaciones de tirantez.

    Se considera el efecto del ruido sobre los nuentrambos booleanos: los subelores booleanos están presentes en la puerto de cada puerta lógica y sobre dicha puerto se encuentra conectada la entrada o las entradas de las puertas siguientes. Para cada uno de los subelores booleanos la diferencia entre la tirantez de puerto que corresponde a dicho subelor y la tirantez límite que la posterior entrada admite para ese mismo subelor booleano expresa el margen de tirantez, .V(0) y .V(1):

    . V(1) = VoH ? ViHmín .V(0) = ViLmáx ? VoL.

    Siempre que el efecto del ruid

    Curso Superior en Procedimientos Tributarios y Régimen Sancionador

    Euroinnova

    68 cursos online vendidos
    Curso Superior en Procedimiento Laboral: la Jurisdicción Social

    Euroinnova

    55 cursos online vendidos
    Curso Práctico en Tráfico del Comercio y Contratación Internacional

    Euroinnova

    27 cursos online vendidos
    Curso Superior en Logística y Control de almacén

    Euroinnova

    56 cursos online vendidos
    Curso Práctico de Gestión del Impuesto sobre Sucesiones y Donaciones (ISD)

    Euroinnova

    50 cursos online vendidos
    Curso Práctico en Gestión de Personal. Planificación de Plantillas de Trabajo

    Euroinnova

    7 cursos online vendidos
    Curso Práctico en Fiscalidad de los Planes de Ahorro y Pensiones

    Euroinnova

    35 cursos online vendidos
    0 Comentarios




    Comentarios Google+